ASIC Synthesis, STA, và Thiết kế Vật lý: Luồng Cadence và Synopsys

Nâng cao hiểu biết của bạn về quy trình thiết kế bán dẫn là điều cần thiết để bắt đầu một sự nghiệp thành công trong lĩnh vực kỹ thuật VLSI. Khóa học dựa trên văn bản này sẽ hướng dẫn bạn qua toàn bộ quy trình thiết kế ASIC, thu hẹp khoảng cách giữa các ngôn ngữ mô tả phần cứng và triển khai silicon vật lý. Bạn sẽ khám phá cách các thiết kế logic được dịch, tối ưu hóa và xác minh bằng các phương pháp luận theo tiêu chuẩn ngành. Thông qua các giải thích bằng văn bản rõ ràng, các ví dụ script thực tế và các phân tích khái niệm có cấu trúc, bạn sẽ nắm vững các giai đoạn cốt lõi của tổng hợp và bố cục vật lý. Bạn sẽ học cách xác định các ràng buộc thời gian, quản lý phân phối xung nhịp và giải quyết các thách thức định tuyến vật lý trong khi vẫn duy trì tính toàn vẹn của thiết kế. Bạn sẽ học được gì: - Hiểu quy trình thiết kế ASIC hoàn chỉnh từ RTL đến GDSII, bắt đầu bằng các thuật ngữ VLSI cơ bản và các khái niệm cấp cổng. - Cấu hình các ràng buộc tổng hợp logic và chạy các quy trình tổng hợp bằng Cadence Genus và Synopsys Design Compiler. - Phân tích các đường thời gian và thực hiện Phân tích Thời gian Tĩnh (STA) để giải quyết các vi phạm setup, hold và slack. - Triển khai các giai đoạn thiết kế vật lý bao gồm floorplanning, placement, tổng hợp cây xung nhịp (CTS) và định tuyến bằng Innovus và ICC2. - Áp dụng các kịch bản Multi-Corner Multi-Mode (MCMM) và viết các script Tcl cơ bản để tự động hóa ngân sách thời gian. - Thực hiện kiểm tra xác minh vật lý và kiểm tra tính tương đương logic để đảm bảo tính đúng đắn của thiết kế sau bố cục. Khóa học bắt đầu bằng các định nghĩa cơ bản về thư viện, quy tắc thiết kế và các khái niệm thời gian trước khi chuyển một cách có hệ thống qua tổng hợp logic, bố trí vật lý và đóng thời gian. Bạn sẽ nghiên cứu các kịch bản thiết kế thực tế và hoàn thành các bài tập bằng văn bản để củng cố sự hiểu biết của bạn về cả quy trình công cụ Cadence và Synopsys. Khóa học này được thiết kế cho người mới bắt đầu, sinh viên điện tử và các kỹ sư VLSI đầy tham vọng muốn xây dựng nền tảng lý thuyết và thực hành vững chắc về thiết kế vật lý. Không yêu cầu kinh nghiệm trước đó với các công cụ EDA chuyên dụng, mặc dù nên có hiểu biết cơ bản về logic kỹ thuật số. Bắt đầu học ngay hôm nay và làm chủ các khái niệm cơ bản về triển khai chip hiện đại.