Dalla progettazione SoC al silicio: processo CMOS e collegamenti

Progettare un System-on-Chip (SoC) è solo il primo passo nella creazione di un microchip fisico. Ti sei mai chiesto come un progetto digitale si trasformi effettivamente in un wafer di silicio fisico? Questo corso demistifica il flusso di progettazione post-SoC, colmando il divario tra la progettazione di alto livello e il processo di fabbricazione fisico CMOS. Acquisirai una solida comprensione fondamentale di come i layout dei circuiti vengono preparati, verificati e fabbricati nelle moderne fonderie di semiconduttori. Cosa imparerai: Comprendere i passaggi fondamentali del processo di fabbricazione CMOS dai wafer di silicio all'imballaggio finale; Spiegare i collegamenti critici tra la progettazione fisica SoC, la generazione del layout e la produzione; Applicare i concetti di Design Rules Checking (DRC) e Layout Versus Schematic (LVS) per garantire l'integrità del progetto; Identificare i componenti fisici chiave di una cella CMOS, inclusi pozzi, regioni attive, gate e interconnessioni; Apprendere le basi delle moderne sfide di produzione, inclusa la tecnologia FinFET e le linee guida Design for Manufacturability (DFM). Il corso inizia con la terminologia essenziale dei semiconduttori e le definizioni fondamentali prima di guidarti passo dopo passo attraverso la verifica del layout, la generazione delle maschere e la chimica fisica della produzione CMOS. Progredirai dai concetti teorici alla comprensione dei flussi di lavoro pratici standard del settore interamente attraverso spiegazioni chiare e scritte ed esercizi concettuali. Progettato specificamente per i principianti, questo corso non richiede alcuna esperienza precedente nella fabbricazione di semiconduttori o nell'elettronica avanzata. Inizia oggi il tuo viaggio nel mondo fisico della produzione di chip di silicio.